詳細
Alteraは、高度にコンフィグレーション可能な FIFO 実装を提供します。 データ入力 (スレーブ、シンク、レシーバー) とデータ出力 (マスター、ソース、送信者) インターフェイスに個別のクロックを備えた FIFO 実装では、各クロックドメインに対応するリセットを同時に表明する必要があります。 これにより、リセット後に内部入力データポインターと出力データポインターが整列します。
デュアルクロック FIFO を実装するAlteraコンポーネントは次のとおりです。
- Avalon-MM クロック・クロッシング・ブリッジ
- Avalon-ST デュアルクロック FIFO
- Avalon FIFO メモリー
解決方法
2 つのリセット入力を持つデュアルクロック FIFO のデータ入力側とデータ出力側の両方をリセットするには、各リセット入力ポートを同じリセットソースに接続する必要があります。次のリストは、同じリセットソースに接続するコンポーネントのリセット入力ポートを示しています。
- Avalon-MM クロック・クロッシング・ブリッジでは、これらの入力を同じリセットソースに接続します。
- m0_reset
- s0_reset
- Avalon-ST デュアルクロック FIFO では、これらの入力を同じリセットソースに接続します。
- in_clk_reset
- out_clk_reset
- Avalon FIFO メモリーの場合、これらの入力を同じリセットソースに接続します。
- reset_in
- reset_out
この情報は、Quartus® II ハンドブックの今後のリリースに含まれる予定です。