記事 ID: 000079459 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

ハード・メモリー・コントローラーを使用Arria V または Cyclone V デザインで内部エラーが発生する可能性

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は DDR2 および DDR3、LPDDR2、QDR II、RLDRAM に影響します。 II 製品。

    Arria V を対象とするデザインで内部エラーが発生する可能性があります。 V デバイスのCycloneおよびハード・メモリー・コントローラーの使用(MPFE の場合) ハード・メモリー・コントローラーの MMR および SC クロック入力は、 PLL またはクロックバッファーによって駆動されます。

    解決方法

    この問題の回避策は、 PLL を介した MPFE、MMR、および SC クロック入力。

    この問題は今後修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    Cyclone® V FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。