記事 ID: 000079456 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/09/11

エラー: フラクショナル PLLaltlvds_serdes_tx_sideを配置できませんでした。<instance_name>pll_fclk~FRACTIONAL_PLL</instance_name>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、Quartus® II ソフトウェア・バージョン 10.0、10.0 SP1、10.1、および 10.1 SP1 のStratix® V デバイスデザインで、ALTLVDS_TXまたはALTLVDS_RXメガ機能を使用する場合に表示される場合があります。

このエラーは、デザインを配置するのに十分な fPLL リソースがある場合でも発生することがあります。 インテル® Quartus® II フィッターの問題により、デザインリソースを正常に配置できなくなります。

解決方法

この問題は、クロック入力ピン、ALTLVDS_TXトランスミッター、およびALTLVDS_RXレシーバーにピン位置を割り当てることで回避できます。 特定のピン位置の割り当てや、「EDGE_TOP」や「EDGE_BOTTOM」などの一般的なロケーション割り当てを行うことができます。 クロック入力、トランスミッター、およびレシーバーにロケーション・アサインメントを行うと、選択したデバイスで必要なリソースが利用可能な場合、デザインを適合させることができます。

これは、インテル® Quartus® II ソフトウェアのバージョン 11.0 で修正されています。

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。