オンチップ・メモリー (RAM または ROM) の内容は、非同期リセット後に破損することがあります。FPGAエンベデッド・メモリーのアドレスバスを駆動するロジックに非同期リセットを実行すると、非同期ロジックの伝達を引き起こす可能性があります。これにより、エンベデッド・メモリー内の複数のアドレスラインが同時に主張される可能性があり、ビットセル間で充電共有が発生し、エンベデッド・メモリーのコンテンツが破損する可能性があります。現在の Qsys リセットの実装には、そのようなメモリー破損の問題に対して対応する特定の処理ロジックは含まれていません。
これにより、オンチップメモリーを使用してプロセッサー・ソフトウェアを保存する場合など、メモリーの内容を常に保持する必要があるデザインで機能障害Nios II生じる可能性があります。非同期リセット後にメモリー内容が破損した場合、メモリーから破損した命令コードを実行すると、Nios II・プロセッサーが停滞する可能性があります。問題を解決するには、停滞したプロセッサーを復旧不能FPGA再構成する必要があります。
Qsys オンチップ・メモリーを使用しているシステムで同様の問題が発生した場合は、インテル® Quartus® II ソフトウェア・バージョン 13.0 用デバイス・パッチ DP2 を適用して問題を解決できます。パッチを入手するには、http://software.altera.com/にアクセスしてください。
この問題は、バージョン 13.0 SP1 以降の Quartus® II ソフトウェアの今後のリリースで修正される予定です。
この問題は、Altera UniPHY メモリー・コントローラーやトランシーバー・リコンフィグレーション・コントローラーなど、その他のAltera Intellectual Property (IP) に影響を与えています。詳細については、ソリューション・rd05212013_358 および rd05022013_457 を参照してください。