記事 ID: 000079448 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

クロック・イネーブル (e#_ena) ポートを使用して出力クロックを無効にしている間に、外部出力クロックのエラーが発生することは可能ですか?

環境

  • PLL 数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細
    
    
    

     

    クロック・イネーブル信号がクロック出力を無効にしている場合でも、PLL の出力クロックにパルスが表示されます。クロック・イネーブルの回路は次のとおりです。

    図 1. クロック・イネーブル用回路

    Figure 1. Circuit for Clock Enable

    クロックが無効になる前に PLL をリセットすると、出力クロックが故障する可能性があります。 PLL がリセットされると、カウンターからの出力クロックは無効になります。 上記の回路から 、clkena はカウンターから出てくるクロックの負の端に登録されます。 PLL を配置して clkena レジスターをリセットすると、その値が高くなります。 その後、clkena は低くなりますが、レジスターは引き続き高い値になります。 PLL をリセットから外すと、カウンターは再びカウントを開始します。 clkena は負のエッジまで登録されていないため、クロック出力の信号パルスが認識されます。 以下の波形はこの動作を示しています。

    図 2。Altera・ホットソケット・テストのセットアップ

    Figure 2. Altera Hot-Socketing Test Setup

    この不具合が発生しないように、PLL をリセットする前に 、clkena 信号を常に低くする必要があります。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® FPGAs

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。