記事 ID: 000079434 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ハード・メモリー・コントローラーの RTL シミュレーションでlocal_cal_successが高local_init_done低いのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    UniPHY ベースのハード・メモリー・コントローラーの RTL シミュレーションを Arria® V または Cyclone® V デバイスで実行すると、 local_cal_success 高くなりますが local_init_done 低くなります。 local_init_done この信号は、内部同期バージョンの入力に基づいてハード・メモリー・コントローラーによって駆動されます afi_cal_success 。 local_init_done 信号と local_cal_success 信号は同じ動作をする必要があります。ただし、マルチポート・フロントエンド (MPFE) のクロック入力またはリセット入力が正しく接続されていない場合は、動作が異なる場合があります。

    解決方法

    MPFE クロックとリセットポートが正しく接続されていることを確認します。

    関連記事

     

    関連製品

    本記事の適用対象: 5 製品

    Arria® V GT FPGA
    Cyclone® V FPGA & SoC FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。