記事 ID: 000079408 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

エラー (10170): Verilog HDL 構文エラー時 <filename> テキスト "int" の近く。識別子を想定 ("int" は予約キーワード)</filename>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアでは、この構文は現在サポートされていないため、SystemVerilog FOR ループ内で複数のループ変数を実行すると、このエラーが発生する場合があります。

以下は、サポートされていない構文の例です。
for(int i=0, int j=0; i<4, j<2; i , j )

この問題を回避するには、FOR ループ内にループ変数を 1 つだけ取り込みます。

この問題を回避するには、次のサポートされている構文を使用してください。
int j=0;
for(int i=0, j=0; i<4, j<2; i , j )

この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。