記事 ID: 000079399 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

トリプル・スピード・イーサネット IP コアのマルチキャスト・ハッシュ・テーブルを更新するにはどうすればよいですか?

環境

    イーサネット
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

例として、IP コアが宛先アドレス 01-1C-23-17-4A-CB のパケットを受け入れたいと仮定します。IP コアは、以下に示すように、これらのアドレスビット [47:0] を逆の順序で表します。

アドレスビット 7:0 = 0x01 -> Hash Code bit 0 (XOR MAC アドレス 7:0) = "1"
アドレスビット 15:8 = 0x1C -> Hash Code bit 1 (XOR MAC アドレス 15:8) = "1"
アドレスビット 23:16 = 0x23 -> Hash Code bit 2 (XOR MAC アドレス 23:16) = "1"
アドレスビット 31:24 = 0x17 -> Hash Code bit 3 (XOR MAC アドレス 31:24) = "0"
アドレスビット 39:32 = 0x4A -> Hash Code bit 4 (XOR MAC アドレス 39:32) = "1"
アドレスビット 47:40 = 0xCB -> Hash Code bit 5 (XOR MAC アドレス 47:40) = "1"

したがって、この例のハッシュコードは0x37。このアドレスのパケットを受け入れるには、MultiCast Hash Table コンフィグレーション・レジスターのビット 0 を「DWord offset」0x77 (0x40 0x37) に 1 の値に設定します。

関連製品

本記事の適用対象: 39 製品

Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
インテル® Arria® 10 GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
インテル® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
インテル® Arria® 10 SX SoC FPGA
Stratix® FPGAs
MAX® V CPLD
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
インテル® Cyclone® FPGA
MAX® II CPLD
インテル® MAX® 10 FPGA
MAX® II Z CPLD

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。