記事 ID: 000079390 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCI Express コアの IP コンパイラーをシミュレートするために必要な最小ファイルは何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 シミュレーションのコンパイル時に必要な最小ファイルは次のとおりです。
.v (hd)
_serdes.v (hd)
_core.v(h)o

altera_mf
220 モデル
スゲート

すべてのシミュレーション・モデル・ファイルはデバイスに応じて異なります。
Stratix® IV GX:
altera_primitives
stratixiv_hssi_atoms
stratixiv_pcie_hip_atoms

Arria® II GX:
arriaii_hssi_atoms
arriaii_pcie_hip_atoms

Cyclone® IV GX:
cycloneiv_hssi_atoms
cyclone_iv_pcie_hip_atoms

関連製品

本記事の適用対象: 3 製品

Cyclone® IV GX FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。