記事 ID: 000079386 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Avalon-MM マスター・インターフェイスは、予想よりも早く JESD204B IP コアの 1 クロックサイクルでAvalon-MM スレーブからデータをキャプチャー

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Quartus® II ソフトウェア Qsys ツールを使用して接続する場合 Avalon-MM スレーブ・インターフェイスへのAvalon-MM マスター・インターフェイス JESD204B IP コアでは、 読み込み処理中のAvalon-MM マスター側。

waitreのポートが存在する場合、readLatency 信号 (デフォルト値 = 0) が readWaitTime シグナルに優先されます。 (デフォルト値は 1)。JESD204B Avalon MM スレーブ・インターフェイスの場合、 受信後、リードデータ・ポート 1 クロックサイクルでデータをキャプチャー read コマンドを選択します。この現象により、Qsys インターコネクトは 1 クロックサイクル早く JESD204B Avalon-MM スレーブからデータをキャプチャー 予想以上に高くなっています。

この問題は、JESD204B をサポートするすべてのバージョンに影響します。 IP コア。

解決方法

すべての JESD204B Avalon-MM で readLatency 信号を 1 に設定 以下の手順に従ってスレーブ・インターフェイスを接続します。

  1. 次にある altera_jesd204_tx_hw.tcl ファイルを開きます。 /acds/ip/altera/altera_jesd204/src/tx ディレクトリー内 次のコードを 89 行目に追加します。
  2. 「set_interface_property jesd204_tx_avs・リードレンシー 1"

  3. /acds/ip/altera/altera_jesd204/src/rx ディレクトリーにあるaltera_jesd204_rx_hw.tcl ファイルを開きます。 次のコードを 87 行目に追加します。
  4. 「set_interface_property jesd204_rx_avs・リード・レンシー 1"

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。