記事 ID: 000079380 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Arria V および Cyclone V デバイスにおける DDR2 および LPDDR2 の低周波数制限

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は DDR2 および LPDDR2 製品に影響します。

    Arria V デバイスの場合、DDR2 および LPDDR2 インターフェイス (周波数) 200 MHz 未満では正しく動作しません。

    Cyclone V デバイスの場合、DDR2 および LPDDR2 インターフェイス (周波数) 167 MHz 未満では正しく動作しません。

    解決方法

    この問題の回避策は、周波数以下を使用しないことです。 Arria V デバイスでは 200 MHz、Cyclone V デバイスでは 167 MHz 以上です。

    この問題は修正されません。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。