記事 ID: 000079377 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Altera PLL Reconfig メガファンクションを使用する際のmgmt_waitrequestとステータスレジスターの予期される動作とは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

waitre reconfigur モードでは、PLL リコンフィグレーション中、または PLL がロック喪失状態にある場合に、mgmt_waitrequest信号がインストルトします。ポーリング・モードでは、PLL リコンフィグレーション中、または PLL がロック喪失状態にある場合、ステータスレジスターは 0 (使用中) になります。

waitre reconfigur モードでは、PLL のリコンフィグレーションが完了すると、mgmt_waitrequest信号がディサートします。 リコンフィグレーションが完了した後に PLL がロックを失うと、PLL がロックされるまで、mgmt_waitrequest信号は再びインストルトされます。 PLL リコンフィグレーションが完了した後で、PLL がロックを失う前に、mgmt_waitrequestがディザスレーションされる場合、短時間が必要となる場合があります。
 

ポーリング・モードでは、PLL の再構成が完了すると、ステータスレジスターは 0 (使用中) から 1 (混雑していません) に変更されます。 リコンフィグレーションが完了した後に PLL がロックを失うと、PLL がロックされるまでステータスレジスターは再び 0 (Busy) になります。 PLL リコンフィグレーションが完了してからしばらく時間がかかる場合がありますが、PLL がロックを失う前に、ステータスレジスターが 1 (混雑していない) になる場合があります。

Alteraでは、新しいAvalonの読み取り / 書き込み操作を実行する前に、PLL リコンフィグレーションが完了した後で、PLL がロックされるのに十分な時間を確保することを推奨します。

関連製品

本記事の適用対象: 14 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。