記事 ID: 000079367 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2021/08/28

Stratixデバイス強化フェーズロック・ループ (PLL) は、どのようにリアルタイムの PLL リコンフィグレーションを実装していますか?

環境

  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Stratixデバイス強化 PLL には、プリスケール (N)、フィードバック (M)、およびポストスケール (G、L、E) カウンターと遅延エレメントを接続する内部スキャンチェーンがあります。PLL の SCANDATA ポートと SCANCLK ポートを使用して、新しいカウンターおよび遅延エレメント設定をこのスキャンチェーンにシリアルシフトできます。

    スキャンチェーン全体が新しい設定で更新されると、カウンターと遅延エレメントはこれらの値と同期して更新されます。カウンターと遅延エレメントは、一度に 1 つずつ更新されるわけではありません。また、PLL は SCANACLR ポートを備え、すべてのスキャンレジスターを非同期にクリアします。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® FPGAs

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。