記事 ID: 000079349 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

カスタム PHY IP コアを搭載したArria V デバイスを対象とするフィット後のシミュレーション・モデルでは、rx_signaldetect値が常に高い

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Mentor Graphics® ModelSim-Altera® を使用している場合は、 ターゲットとするカスタム PHY IP コアのフィット後シミュレーションを実行する Arria V デバイスと sd_on av_xcvr_native.sv ファイルの値 は ( 16 デフォルト値は 16) の値に設定されています。 rx_signaldetect 価値は関係なく常に高い rx_serial_data 信号が 0、1、x または z かどうか。

解決方法

Quartus® II 設定ファイル(.qsf)を以下で更新します。 次の設定を選択します。

  1. パラメーターを pdb_sd false .
  2. QSF アサインメント set_instance_assignment -name XCVR_RX_SD_ENABLE ON -to * を追加して、セキュア・デジタルをオンにします。 (SD) ユニット。
  3. sd_onこの値を次に設定するには 1 、 QSF の割り当てを追加します set_instance_assignment -name XCVR_RX_SD_ON 1 -to * 。

関連製品

本記事の適用対象: 1 製品

Arria® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。