記事 ID: 000079346 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

std_developerskitを使用した VHDL デザインとテストベンチは、ModelSim*-Altera スタータ・エディション・バージョン 6.5e および ModelSim-Altera バージョン 6.5e でコンパイルできません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    VHDL std_developerskitを使用する VHDL デザインおよびテストベンチ ModelSim*-Altera スタータ・エディション・バージョン 6.5e でコンパイルできない および ModelSim*-Altera バージョン 6.5e。

    解決方法

    標準の IEEE VHDL ライブラリーを使用して VHDL コードを再構築する コードがstd_developerskitライブラリーに依存しないように、または ModelSim*-Altera Edition バージョン 6.5b を使用してください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。