記事 ID: 000079299 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

AN 592: Cyclone® IV デザイン・ガイドライン: 既知の問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

問題362943:Version 1.1

ガイドライン 27 に「電源シーケンスは正しい動作の要件ではありませんが、Altera マルチレール電源システムを設計する際に、長期的なデバイス信頼性の問題を防ぐために、各レールの電源タイミングを考慮することをお勧めします。適切なシーケンスと電圧レギュレーター設計により、デバイスの突入電流を低減できます。」

 

Alteraは、デバイスの電源レールが公表されている tRAMP 仕様を満たしていない場合、信頼性データや急な電流仕様を提供しません。 Alteraは、マルチレール電源システムを設計する際に、各レールのパワーアップタイミングを tRAMP 仕様に準拠することを推奨します。 Altera®デバイスの仕様と信頼性データは、tRAMP 仕様に続く電源に基づいています。 tRAMP 仕様を満たしていない場合、デバイスはパワーアップ時により高い電流を消費する場合があります。

 

解決方法

解決された問題

問題10006415: バージョン 1.1

エンベデッド・オンパッケージ・デカップリング・コンデンサーへの不正な参照を削除。 Cyclone IV デバイスは、オンダイ・デカップリング・コンデンサーをサポートします。

関連製品

本記事の適用対象: 2 製品

Cyclone® IV GX FPGA
Cyclone® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。