記事 ID: 000079291 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/07/18

マルチランク DDR3 SODIMM デザインで、最初にキャリブレーションするランクを選択する方法はありますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

マルチランク DDR3 SODIMM デザインで、最初にキャリブレーションするランクを選択する方法はありますか?

解決方法

いいえ、どのランクを最初にキャリブレーションするかを制御する方法はありません。複数ランクデザインの場合、一部のキャリブレーションステージでは複数のランクが同時にキャリブレーションされます。

関連製品

本記事の適用対象: 11 製品

Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V GZ FPGA
Arria® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Cyclone® V ST SoC FPGA
Stratix® IV E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。