記事 ID: 000079277 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

自動ロック モードに設定された Arria® II GX トランシーバー CDR が、PCIe モード以外のモードでrx_freqlocked信号をアサートしたままにするのはなぜですか。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II 10.0 SP1 およびそれ以前のバージョンのソフトウェアのバグが原因でrx_freqlocked信号がスタックハイ / アサートされた位置になることがあります。この問題は、PCIe モードを除くすべてのモードで発生する可能性があります。SAS/SATA、またはrx_signaldetect信号を使用するアプリケーションは、追加の回避策が必要になる場合があります。

Arria® II GX CDR ユニットが、PCIe モード以外のモードでrx_freqlocked信号をアサートし続ける理由の説明については、 Arria II GX Errata Sheet (PDF) を参照してください。

この問題を回避するには、以下のリンクから適切なパッチをダウンロードしてインストールします。この問題を解決するソフトウェア・ソリューションは、10.0 SP1 以降のQuartus® II ソフトウェア・バージョンに完全に統合されているため、それ以降のソフトウェア・バージョンではパッチは必要ありません。

ソフトウェアパッチは、以下に示す特定の以前のパッチと互換性がないことに注意してください。これらの互換性のないパッチのいずれかを使用している場合、図 1 で示し、以下に説明するリセットシーケンスを含む代替ソリューションを確認するか、互換性のあるパッチが必要な場合は、mysupport.altera.com にサービスリクエストを提出してください。

パッチをインストールした後は、フルコンパイルを実行することなく、Quartus® II ソフトウェア・アセンブラーを再実行するだけです。

解決方法

: rx_signaldetect 信号を使用していない場合は、64k パラレル・クロック・サイクルのタイミングを無視して、以下の手順のみを参照してください。

  1. rx_analogreset 信号と rx_digitalreset 信号をアサートします。
  2. rx_freqlocked[0..n-1]信号はローになり、トランシーバーがリファレンス・クロックにロックしていることを示します(リファレンスにロック)。
  3. rx_analogreset信号をデアサートします。rx_analogreset信号をデアサートする前に、レシーバー入力にデータが存在することを確認してください。rx_signaldetectポートを使用している場合は、上記のタイミング図に従うことができます。rx_signaldetect 信号を使用していない場合は、RX バッファーでデータの存在を検出する方法について、以下の特記事項を参照してください。
  4. rx_freqlocked[0..n-1]信号がハイになり、トランシーバーがデータにロックしていることを示します。
  5. 最後のrx_freqlockedから約 4 μs (tLTD_Auto) 後に信号がハイになり、rx_digitalreset信号をデアサートします。

特記事項

以下の 1 つ以上の方法を使用して、RX バッファーにデータが存在するかどうかを識別します。

  1. 信号検出は、PCIe モードと基本モードで使用できます。rx_signaldetect信号をリンクインジケータの損失または存在として監視できます。RX バッファーに有効なデータが存在する場合、rx_signaldetect はアサートします。
  2. リンクを監視する信号検出機能がないモードの PPM 検出器をデバイスコアに実装できます。PPM検出器は、リンクに有効なデータが存在するかどうかを識別するのに役立ちます。
  3. ユーザーロジックのデータ破損または RX フェーズ競合のオーバーフロー / アンダーフロー状態は、RX バッファーでのデータの有効または無効を示している可能性があります。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。