記事 ID: 000079271 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

SerialLite III ストリーミング MegaCore ファンクション・ユーザーガイドで 2 つの信号を除外

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    SerialLite III ストリーミング MegaCore ファンクション・ユーザーガイド v14.0 は、以下の 2 つの信号の言及を誤って省略しました。

    reconfig_to_xcvr

    • 入力
    • 幅: ソース IP コアおよびデュプレックス IP コア: 140 x N。シンク IP コア: 70 x N。
    • クロックドメイン: phy_mgmt_clk
    • 説明: ハード・トランシーバー用ダイナミック・リコンフィグレーション入力 V GX およびStratix V デバイスArria。N はレーンの数です。

    reconfig_from_xcvr

    • 出力
    • 幅: ソース IP コアおよびデュプレックス IP コア: N x 92。シンク IP コア: 46 x N。
    • クロックドメイン: phy_mgmt_clk
    • 説明: ハード・トランシーバー用ダイナミック・リコンフィグレーション出力 V GX およびStratix V デバイスArria。N はレーンの数です。
    解決方法

    この問題を回避する方法はありません。SerialLite III ストリーミングの場合 IP コアのバリエーションは、Arria V GX デバイスまたはStratix V デバイスを対象とし、 この 2 つの信号をデザインに接続する必要があります。

    この問題は、SerialLite のバージョン 14.0 Arria 10 エディションで修正されています。 III ストリーミング MegaCore ファンクション・ユーザーガイド

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。