記事 ID: 000079268 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

SignalTap II ロジック・アナライザーのトリプル・スピード・イーサネット MegaCore ファンクションRGMII_OUT信号の動作が確認できないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

RGMII_OUTレジスターは、SignalTap を使用して観察できない Alt DDIO_OUTの原子を使用して実装されています。™コアへの配線パスが不可能な場合。したがって、これらのノードをシグナリングすることはできません。

SignalTap II ロジック・アナライザーでは、RGMII_OUT信号はフィルターとして「SignalTap II: Pre-synthesis」を選択した場合のみ表示されます。しかしコンパイル 後、コンパイルレポート>分析および合成>インシステムデバッグから、RGMII_OUT信号のステータスは不正であり、これらの信号は GND に接続されています。

SignalTap II のフィルターを「SignalTap II: post-fit」に変更すると、RGMII_OUT信号が見つからない場合があります。

解決方法

RGMII_OUT   (DDIO_OUT) ブロックの機能は影響を受けません。また、ボード上の出力信号を範囲指定することができます。

関連製品

本記事の適用対象: 32 製品

インテル® Arria® 10 GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA
Arria® GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Cyclone® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® V E FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 SX SoC FPGA
Stratix® II FPGA
Stratix® II GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。