記事 ID: 000079260 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

フル・ファブリック構成が終了する前に自律型 PCIe HIP が L0 状態に入った場合、どうすればいいですか?

環境

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

自律型 PCI® Express Hard IP は、フル・FPGA・ファブリックがロードされる前に LTSSM L0 状態に達することができます。

SignalTap™ II (パワーアップトリガー付き) を使用して、PCIe IP コアの LTSSM 状態を確認します。このパワーアップトリガーは、ファブリック構成全体が完了した瞬間にハード IP LTSSM の状態を示します。そのため、以前のすべての LTSSM 状態は、ファブリック構成が完了する前に到達している必要があります。

パワーアップトリガーを備えた SignalTap II の詳細については、次のドキュメントを参照してください。

関連製品

本記事の適用対象: 15 製品

Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
インテル® Arria® 10 GT FPGA
Arria® V GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。