記事 ID: 000079235 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DSP Builder Advance synthesisInfo ブロックが指定されているのに、レイテンシーの制約に失敗するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    DSP Builder for インテル® FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

DSP Builder Advanced ライブラリーで synthesisInfo ブロックを使用する場合、レイテンシーは ChannelIn ブロックと ChannelOut ブロックの間でのみ制約を受けることができます。

 

解決方法

サブシステムのインターフェイスとして GPIN と GPOUT ボックを使用している場合、synthesisInfo ブロック・レイテンシー制約は、2 組の ChannelIn および ChannelOut ブロックで置き換えられない限り、考慮されません。

 

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。