記事 ID: 000079230 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

サイレント・モードで実行している場合、qmtiumwiz が ALTPLL メガファンクションに Areset ポートとロックポートを追加するのはなぜですか?

環境

    PLL 数
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアの問題により、qmtiumwiz コマンドライン実行ファイルを使用して ALTPLL メガファンクションを生成すると、Areset ポートやロックポートを含む Verilog HDL または VHDL 出力ファイルに不要なポートが追加または削除される場合があります。

解決方法

この問題を回避するには、GUI で MegaWizard™ プラグイン・マネージャーを使用します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。