記事 ID: 000079225 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

ECRC を生成および転送するには、PCI Express TLP ヘッダーの最初の dword に TD ビットを設定する必要がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 PCI Express® ハード IP コアでは、アプリケーションレイヤーが送信された各 TLP ヘッダーの TD ビットを設定する必要があります。
解決方法 ECRC の生成と転送が有効になっている場合、TLP ヘッダーの TD ビットがアプリケーション層によって設定されていることを確認します。

関連製品

本記事の適用対象: 16 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。