記事 ID: 000079214 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY メモリー・インターフェイス搭載の Stratix V QDR II および QDR II SRAM コントローラーと UniPHY RLDRAM II コントローラーでは、ライト・タイミング・エラーが発生する可能性があります

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • インテル® Nios® II プロセッサー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Stratix V デバイスを対象としたメモリー・インターフェイスが表示される場合があります 書き込みセットアップまたは書き込み保留のタイミングエラー。

    解決方法

    400MHz 以下で動作するインターフェイスの回避策は、 の代わりに高性能なNios IIベースのシーケンサーを有効にします。 RTL ベースのシーケンサー

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。