記事 ID: 000079212 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix IV デバイスにおけるプログラマブル内部の微弱プルアップ抵抗の許容限界について教えてください。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® IV デバイスのプログラマブル内部微弱プルアップ抵抗の許容差は、1K の 1K 贅±です。 プログラマブル内部の微弱プルアップ抵抗は、プロセス、電圧、温度 (PVT) 間のばらつきを最小限に抑えています。

プログラマブル内部微弱プルアップ抵抗の一般的な仕様については 、Stratix IV データシートおよび追補(PDF)を参照してください。

関連製品

本記事の適用対象: 3 製品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。