SOPC Builder または Qsys を使用して PCIe®を実装する場合、ALTGX RECONFIG ブロックは実装に含まれません。また、SOPC Builder または Qsys からは利用できません。 このブロックはトップレベルのデザインに含める必要があります。 少なくとも、PCIe ブロックと ALTGX RECONFIG ブロックを含む SOPC Builder システムをインスタンス化します。 また、このソリューションでは、reconfig_clkと fixedclk を生成するためのSPLL (汎用 PLL) も必要と想定しています。 デバイスがコンフィグレーション状態から抜け出す前に、これらのクロックが安定していることを保証できる場合、このインテル® の製品は排除できます。
ALTGX RECONFIG ブロックを生成した後で、reconfig_reset入力を有効にする必要があります。 この入力により、オフセットキャンセルおよびレシーバー検出に使用される固定クロックおよびreconfig_clkが安定するまで、リコンフィグレーション・ブロックをリセット状態に保持できます。 必要な接続は、固定されたクロックとreconfig_clkをインバーターを介してRECONFIG_RESET入力に作成するために使用される、クロック信号をSPLLから供給することです。 また、リコンフィグレーション・ブロックのクロック入力に供給されるreconfig_clkを使用して、この反転 PLL ロック信号を同期することも推奨されます。
ALTPLL を使用して、MEGAWizard™ プラグイン・マネージャーを使用して、 「fixedclk」は 125MHz でなければならず、「reconfig_clk」は PCIE の送信および受信コンフィグレーションにおいて、お客様の特定のコンフィグレーション要件 (37.5MHz ~ 50MHz) を満たす必要があります。 同じ PLL を使用して fixedclk とreconfig_clkの両方を生成する場合、それ以上は必要ありません。 複数の PLL が必要な場合、reconfig_reset信号を供給する前に反転ロック信号を OR'd にする必要があります。
10.1 SP1 以前の Quartus® II ソフトウェア:
reconfig_reset入力を有効にするには、ALTGX RECONFIG ブロックがあるプロジェクト・ディレクトリーのコマンドラインで次のコマンドを実行する必要があります。
qmqmqmwiz -silent -wiz_override="offset_cancellation_reset" altgxb_reconfig_s4gx.v
をデザインに提供された MegaWizard 生成 altgxb リコンフィグレーション・ブロック・ファイル名に置き換えます。
10.1 SP1 以降の Quartus® II ソフトウェア:
ALTGX RECONFIG ブロックでreconfig_reset入力を有効にするには、[リコンフィグレーション設定] ページの [Channel and TX PLL select/reconfig] オプションを有効にし、[Channel and TX PLL Reconfiguration] ページで [reconfig_reset] オプションを有効にする必要があります。