記事 ID: 000079201 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

スキップ・キャリブレーション・モードで LPDDR2 サンプル・デザインをシミュレートすると、drv_status_fail ビット・アサートが表示されるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 次のことが表示される場合があります。 drv_status_fail スキップ・キャリブレーション・モードで LPDDR2 サンプル・デザインをシミュレートする場合、シグナル・アサートが高い状態になります。LPDDR2 コントローラーは、クイック・キャリブレーションおよびフル・キャリブレーション・モードでのみ提供される DQS ウィンドウの調整を必要とします。
解決方法

回避策は、IP を生成するときにクイック・キャリブレーションまたはフル・キャリブレーション・モードを有効にすることです。

関連製品

本記事の適用対象: 1 製品

Cyclone® V E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。