詳細
はい。Arria® V GZ およびStratix® V トランシーバー・デバイスで同じ VCO 周波数で動作する複数の ATX PLL を使用する場合は、推奨される配置方法があります。
ATX PLL のパフォーマンスを最適化するには、同じ VCO 周波数で実行される 2 つの ATX PLL が隣接しないようにする必要があります。この推奨事項は、同じトランシーバー・バンクに存在する隣接する ATX PLL および隣接するトランシーバー・バンクの隣接する ATX PLL にも適用されます。
Quartus® II ソフトウェア設定ファイル (.qsf) の ATX PLL を手動で配置するための割り当ての例は次のとおりです。
set_location_assignment LCPLL_X0_Y33_N57 -to "test_phy:phy|altera_xcvr_native_sv:test_phy_inst|sv_xcvr_plls:gen_native_inst.xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].pll.atx_pll.tx_pll"
インテル® Quartus® II ソフトウェアのフロアプランナーを調べることで、ATX PLL 座標を確認できます。