記事 ID: 000079169 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/08

Quartus® II ソフトウェア・バージョン 13.0sp1 のALTLVDS_RX インテル® FPGA IPに、入力データ・®レート・パラメーター・テキスト・ボックスが表示されないのはなぜですか?

環境

    ALTLVDS_RX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 13.0 では、ALTLVDS_RX インテル® FPGA IPで DPA が有効になっている外部フェーズロック・リウープ (PLL) モードを使用する際に、入力データ・レート・テキスト・ボックスを使用できます。

 

解決方法

バージョン 13.0sp1 以降、フィッターは関連する PLL インテル FPGA IP設定から自動的にデータレートを引き出します。

関連製品

本記事の適用対象: 8 製品

Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。