Quartus® II ソフトウェア・バージョン 13.0 では、ALTLVDS_RX インテル® FPGA IPで DPA が有効になっている外部フェーズロック・リウープ (PLL) モードを使用する際に、入力データ・レート・テキスト・ボックスを使用できます。
バージョン 13.0sp1 以降、フィッターは関連する PLL インテル FPGA IP設定から自動的にデータレートを引き出します。
Quartus® II ソフトウェア・バージョン 13.0 では、ALTLVDS_RX インテル® FPGA IPで DPA が有効になっている外部フェーズロック・リウープ (PLL) モードを使用する際に、入力データ・レート・テキスト・ボックスを使用できます。
バージョン 13.0sp1 以降、フィッターは関連する PLL インテル FPGA IP設定から自動的にデータレートを引き出します。
1
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。