詳細
はい。未使用の HPS EMIF ピンは、FPGA GPIO として使用できますが、いくつかの制限があります。
インテル® Quartus® Prime 開発ソフトウェア・バージョン 15.1.1 以前では、これらの制限を確認しません。 システムに HPS EMIF がある場合、I/O バンクが以下のように排他的に使用されていることを手動で確認する必要があります。
解決方法
Arria 10 SoC デバイスは、3 つのモジュラー I/O バンクを備え、HPS を専用の HPS EMIF 経由で SDRAM (2K、2J、2I) に接続します。
- 各バンクには、以下に対応する 4 つの I/O レーンがあります。
- レーン 3: IO[47:36]
- レーン 2: IO[35:24]
- レーン 1: IO[23:12]
- レーン 0: IO[11:0]
- バンク 2K のレーン 3 は、SDRAM の ECC 信号に接続するために使用されます。
- このレーンの未使用ピンは、ECC がシステムに実装されているかどうかに関係なく、FPGA入力としてのみ使用できます。
- システムに HPS EMIF がない場合、各バンクは GPIO FPGAとして完全に使用できます。
- バンク 2K のレーン 2、1、および 0 は、SDRAM のアドレスおよびコマンド信号に接続するために使用されます。
- これらのレーンの未使用ピンは、FPGA入力または出力として使用できます。
- 16 ビットのデータ幅を使用する場合、データに使用する Bank 2J の 2 レーンの未使用ピンは入力としてのみ使用できます。残りの 2 レーンのピンは、FPGA入力または出力として使用できます。
- 32 ビットのデータ幅を使用する場合、未使用のピンバンク 2J は入力としてのみ使用できます。
- バンク 2I は SDRAM のデータピン [63:32] への接続に使用できます。
- メモリーが 16 ビットまたは 32 ビットの場合、これらのピンは FPGA GPIO に使用できます。
インテル® Quartus® Prime 開発ソフトウェア・バージョン 15.1 のパッチが作成され、上記の条件に違反した場合にエラーが発生します。
- このパッチはリリース後にこちらに追加されます。
上記のパッチは、今後のインテル® Quartus® Prime 開発ソフトウェアに追加される予定です。