記事 ID: 000079163 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

NC-Sim 向けに VHDL と Verilog シミュレーション・ライブラリーのコンパイル方法を教えてください。

環境

  • シミュレーション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアの問題により、EDA シミュレーション・ライブラリー・コンパイラーを使用して NC-Sim 用の Verilog HDL および VHDL シミュレーション・ライブラリーを同じ出力ディレクトリーにコンパイルすると 、cds.libファイルが上書きされます。その他のファイルとサブディレクトリーには影響はありません。

    解決方法

    この問題を回避するには、以下の手順に従ってください。

    1. Verilog HDL ライブラリーをコンパイルする
    2. 出力ディレクトリーの cds.lib ファイルを別の場所にコピーします。
    3. VERIlog HDL ライブラリーと同じ出力ディレクトリーで VHDL ライブラリーをコンパイルします。
    4. 生成されたばかりの cds.lib ファイルを編集し、最初の cds.lib の最初の行を除いて内容を追加します。
       
          include ...

    この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。