記事 ID: 000079148 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY を使用して DDR3 SDRAM コントローラーをシミュレートする際に、中に「中」のファイルが見つからないのはなぜですか?

環境

  • ModelSim* - Intel® FPGA Edition ソフトウェア
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    バージョン 11.0 コントローラーで UniPHY を使用して DDR2 SDRAM または DDR3 SDRAM コントローラーをシミュレートすると、次の 3 つのエラーメッセージが表示されます。

    # ERROR: 階層_ram_a.http を読み取ることはできません。#

    # ERROR: 階層_ram_b.http.http を読み取ることはできません。#

    # ERROR: 階層_ociram_default_contents.http.http を読み取ることはできません。#

    シミュレーションが実行されるシミュレーション・プロジェクト・ディレクトリーに、ファイルが見つかりません。これらのエラーはシミュレーションに影響を与えず、問題なくシミュレーションを実行します。

    解決方法は、シミュレーション・サブモジュール・ディレクトリーからシミュレーション・プロジェクト・ディレクトリーにファイルをコピーすることです。

    コントローラーのデザイン例では、シミュレーション・オンのプロジェクト・ディレクトリーは次のようになります。

    コア_example_design/ シミュレーション / シミュレーション / modelsim

    シミュレーション・サブモジュール・ディレクトリーは次の

    コア_example_design / シミュレーション /コア_example_sim / サブモジュール。

    この問題は今後のインテル® Quartus® ソフトウェアのバージョンで修正される予定です。® II ソフトウェア。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV E FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。