記事 ID: 000079126 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Arria 10 デバイスでトリプルスピード・イーサネット LVDS を実行するパフォーマンス上のリスク

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェアのバージョン 17.0.2 以前のバージョンでは、PMA 実装向けにトリプル・スピード・イーサネット IP バリアントと PMA 実装Arria 17.0.2 を使用した場合、パフォーマンス上のリスクが生じる可能性があります。

    解決方法

    パフォーマンス上のリスクを回避するため®では、トリプル・スピード・イーサネット IP コアを再生成し、インテル Quartus® Prime ソフトウェア・バージョン 17.1 以降でデザインを再コンパイルすることをお勧めします。詳細については、最新のトリプル・スピード・イーサネット・ユーザーガイド バージョン 17.1 を参照してください。

    次のパッチは、インテル Quartus Prime バージョン 17.0.2 用の インテル Arria 10 デバイスに PMA を実装するための LVDS I/O を備えたトリプル・スピード・イーサネット IP バリアントに対するソリューションを提供します。以下のリンクから適切なパッチをダウンロードしてインストールします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。