記事 ID: 000079123 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

SoC デバイスの HPS 部分における EMAC RGMII のインターフェイス・タイミングに対処する方法

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Cyclone® V またはArria® V SoC FPGAでは、RGMII 送信タイミング・パラメーター Td (TXD/TX_CTL出力データ遅延にTX_CLK) が -0.85 ~ 0.15 ns と指定されており、業界標準の仕様を超えています。ギガビット・メディア・インディペンデント・インターフェイスの仕様 (バージョン 2.0) では、Td に同じ定義を持つ TskewT (データからクロック出力スキューまで) は-500ps ~ 500ps として定義されます。このタイミング違反は、HPS EMAC RGMII インターフェイスと一部のベンダーの PHY 間の相互接続の問題につながります。
 
解決方法 入力タイミングを調整できる PHY を選択することをお勧めします。例えば、Realtek\s RTL8212 シリアル PHY を選択すると、TXDLY / RXDLY ピンを提供して、入力 / 出力クロック遅延を調整します。Micrel\s KSZ9021 シリアル PHY を選択すると、RGMII パッド・スキュー・レジスターを提供して 0.12ns のステップで信号のスキューを調整します。どちらも信号に遅延を追加して出力スキューを補償するため、カスタマー・ボードのタイミング・エラーを解消できます。
 
タイミングを調整できない状態でこれらの PHY を選択する場合、RGMII インターフェイスに追加の接着剤ロジックを適用したり、外部 HPS EMAC RGMII 信号をFPGA側に配線したり、HPS EMAC GMII を内部でブリッジしてFPGAする必要があります。

関連製品

本記事の適用対象: 5 製品

Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。