記事 ID: 000079120 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

T100 パッケージのCycloneデバイスは LVDS チャネルに対応していますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    100 ピン TQFP パッケージの EP1C3 デバイスには、真の差動レシーバーがありません。 LVDS はエミュレートされた LVDS バッファーを使用してサポートされています。

    EP1C3T100 デバイスでは、LVDS は次のデータレートでサポートされています。

    - Tx は 640/640/550Mbps の -6/-7/-8 パフォーマンスを備えた他のCyclone®デバイスと同一です
    - Rx はスピードグレード全体で 200Mbps で保守的

    解決方法

    これらのエミュレートされた LVDS トランスミッターとレシーバーを使用するには、Quartus® II ソフトウェアで LVDS I/O 規格を割り当てます。 エミュレートされた LVDS トランスミッターまたはレシーバーとして利用可能なピンは、「差動ピンペア接続を表示」を使用してピンプランナーで確認できます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Cyclone® FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。