記事 ID: 000079112 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Qsys (ベータ) は、すべてのレガシー SOPC Builder PLL コンポーネントをサポートしていません。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Qsys はレガシー SOPC Builder PLL コンポーネントをサポートしていません。 入力周波数 50 MHz 以外のデザインの生成 入力周波数が 50 に設定されていないレガシー PLL を含む MHz は以下のようなエラーでエラーが発生します。

    Error: altera_avalon_pll_khh3cm2h: CLock yyclock_inclk0 of frequency 50.000 MHz driving the PLL module conflicts with the PLL inclock of frequency 125.000 MHz.

    解決方法

    その他の入力周波数で PLL を設定する場合 50 MHz 未満の場合は、SOPC Builder PLL を Avalon ALTPLL に置き換えます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。