記事 ID: 000079100 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

Cyclone V デバイスの可変精度 DSP ブロックのプリアダーを推論するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Arria® V、Cyclone® V、および Stratix® V デバイスファミリーの可変精度 DSP ブロックのプリアダーを推論するには、プリアダー機能内の持ち運びを考慮して、プリアダーへのデータ入力のサイズを追加ビットサイズしてください。

解決方法

編集>挿入テンプレートから入手可能な Quartus® II ソフトウェア・テンプレートを使用して、この例を参照してください。..演算> DSP 機能 (Stratix-V、Arria-V、Cyclone-V) >フルデザインの> VHDL >。 プリアダーの「スプレアダー」の「マルチプライヤー・テンプレート」から、例えば「スプライヤー&ワン・スキューレット」テンプレートを選択します。

これらの同じテンプレートは、Verilog テンプレートからも利用できます。

関連製品

本記事の適用対象: 9 製品

Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。