記事 ID: 000079092 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Qsys に実装すると、ff_tx_crc_fwdポートが TSE IP から失われるのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Qsys でトリプル・スピード・イーサネット (TSE) IP を使用している場合、ポートff_tx_crc_fwdは利用できません。この信号は、IP 内で 1'b0 の値に内部で結び付けられています。

ただし、TX_CMD_STAT レジスターの OMIT_CRC オプション (アドレス: 0x3A、ビット 17) を使用しても、TX データパスで CRC 計算と挿入を有効または無効にできます。

解決方法 Quartus® II ソフトウェア・バージョン 13.0 以降、Qsys はすべての TSE IP 信号を生成します。

関連製品

本記事の適用対象: 27 製品

Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Cyclone® II FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。