記事 ID: 000079038 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix V デバイスの FFT パラメーター・エディターで DSP リソース最適化を設定できないチェックボックス

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • 変換
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    UniPHY ターゲットを使用した QDR II および QDR II SRAM コントローラー Arria V または Cyclone V デバイスの読み込みレイテンシーが 2 でない場合 無料のクロック mem_cq_n はキャプチャーに使用されません。 そのため、ピンは使用されていません。

    リード・レイテンシーが 2 に等しい場合は、次 mem_cq_n の処理を行います。 はキャプチャー・クロックとして使用 mem_cq され、未使用です。

    この問題は、ターゲットを絞った QDR II および QDR II SRAM コントローラーに影響を与えています。 Arria V および Cyclone V デバイス (リード・レイテンシーが 2 に等しくない場合)

    解決方法

    生成されたオプションを変更することで、このオプションを手動で有効にすることができます。 バリエーションファイルを手動で、 から DSP ARCH g => 0 から . DSP ARCH g => 1

    ソリューションのステータス

    この問題は、FFT MegaCore の今後のリリースで修正される予定です。 関数。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。