記事 ID: 000079035 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

FIR コンパイラー GUI で独自の係数を使用できないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.1 ~ 13.0 の FIR コンパイラー II GUI のドキュメントでは、入力係数のファイル形式が誤って記述されています。

    解決方法

    ファイルは次のように構築する必要があります。

    • 同じバンク内の係数は、同じ行にコンマで区切る必要があります。
    • すべての新しい銀行は新しいラインに行く必要があります

    例えば：
    BANK0_COEFF_0、BANK0_COEFF_1、BANK0_COEFF_2、BANK0_COEFF_3
    BANK1_COEFF_0、BANK1_COEFF_1、BANK1_COEFF_2、BANK1_COEFF_3
     

    注:最後の行の最後の行末にスラインリターンを使用しないでください

    この問題はインテル® Quartus® II ソフトウェア・バージョン 13.0 SP1 で修正されており、ドキュメントもそれに応じて更新されています。

     

    関連製品

    本記事の適用対象: 17 製品

    Cyclone® V GT FPGA
    Cyclone® III FPGA
    Cyclone® IV E FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。