記事 ID: 000078994 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

altlvds_rxメガファンクションのパラメーター「データアライメント回路でシリアル・レイテンシーを 0 に復元した後」パラメーターに使用すべき値は何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

実装のデシリアライゼーションファクターと同じかそれ以上の値を入れることを推奨します。設定した数値がデシリアライゼーション係数未満の場合、シフトレジスターの深度がワード全体を展開するのに十分ではないため、正しいワード境界を達成できない場合があります。

関連製品

本記事の適用対象: 8 製品

Stratix® FPGAs
Stratix® GX FPGA
Arria® GX FPGA
HardCopy™ III ASIC デバイス
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。