記事 ID: 000078984 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

CYCLONE II PLL クロック・スイッチオーバーでクロックに不具合がないことを確認するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

CYCLONE® II デバイスの手動クロック・スイッチオーバーには同期制御がありません。クロック・スイッチ・スイッチオーバー回路には、clkswitch 信号がインサーティブされている場合に PLL リファレンス・クロックから不具合を除去するハードウェアがありません。

お使いのシステムが周波数変動やクロックの不具合に対して耐性がない場合、クロック制御ブロック内でイネーブル信号を使用して、クロックの切り替え中にクロック・ネットワークを無効にすることができます。

関連製品

本記事の適用対象: 1 製品

Cyclone® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。