記事 ID: 000078983 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/02

PCI Express Gen1、Gen2、または Gen3 PIPE 用に設定されている場合、Arria 10 デバイスのファブリック・クロック周波数をFPGAするネイティブ PHY IP は何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express Gen1 PIPE の場合、Arria® 10 デバイスネイティブ PHY IP FPGAファブリック・クロック周波数は次のとおりです。

  • バイト・シリアライザーとデシリアライザーが無効になっている場合は 250 MHz
  • バイト・シリアライザーとデシリアライザーが x2 に設定されている場合 125MHz

PCI Express Gen2 PIPE の場合、Arria 10 デバイスネイティブ PHY IP FPGAファブリックのクロック周波数は次のとおりです。

  • レーンデータレートが Gen1 (2500 Mbps) に設定されている場合 125 MHz
  • レーンデータレートが Gen2 (5000 Mbps) に設定されている場合 250 MHz

PCI Express Gen3 PIPE については、次の「PIPE Gen3 32 ビット PCS クロックレート」表を参照してください。Arria 10 トランシーバー PHY ユーザーガイド (PDF).

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。