記事 ID: 000078981 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

SEU (Single Event Upset) 緩和の頻度は、各デバイスファミリーのハンドブックで指定されている方法に違いがありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 はい。クロック周波数は、巡回冗長検査 (CRC) 計算でエラー検出回路を実行できる速度を決定します。Stratix® II、Cyclone® II、Cyclone III、および以前のFPGAデバイスの場合、CRC チェック周波数仕様はデバイス全体に対して、STRATIX III およびStratix IV デバイスはフレームごとに行われます。

 

したがって、Stratix III およびStratix IV デバイスでは、仕様はエラー検出回路が 1 フレームの CRC チェックを介して実行するためのクロック周波数と解釈されます。この周波数を設定すると、回路は同じクロック周波数を使用してすべてのデータフレームをチェックします。

 

関連製品

本記事の適用対象: 3 製品

Stratix® IV E FPGA
Stratix® III FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。