記事 ID: 000078973 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

6.5536Gbps のデータレートで動作する場合、Arria V GT デバイスの CMU PLL に使用する基準クロックソース>制限はありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。Arria® V ハンドブックのトランシーバー・クロッキングの表 2-1 に示されているように、Arria V GT デバイスで > 6.5536 Gbps のデータレートで CMU PLL を使用する場合、対象の CMU PLL と同じ 3 連の専用リファレンス・クロック・ピンをリファレンス・クロック・ソースとして使用する必要があります。

Quartus® II ソフトウェアでは、リファレンス・クロック・ネットワークから代替リファレンス・クロックを供給する際にデザインをコンパイルできますが、これは最適とは言いません。ジッター性能を最適化するには、トリプレットの専用リファレンス・クロック・ピンを使用する必要があります。

関連製品

本記事の適用対象: 1 製品

Arria® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。