詳細
このエラーはインテル® Quartus® ソフトウェアで発生します。®REG データタイプではない信号に不正な割り当てを行った場合、II ソフトウェア・バージョン 3.0。Verilog 言語では、特定の信号割り当ては、ワイヤーデータ信号ではなく、reg データ信号にのみ割り当てることができます。Quartus® II ソフトウェアのバージョンが 3.0 未満では、Verilog 言語の正しい適用ですが、このワイヤー / reg チェックは実施されていませんでした。そのため、バージョン 2.2 以下で渡されたデザインでは、バージョン 3.0 でエラーが発生する可能性があります。
このエラーを解消するには、Verilog HDL 規格に準拠するために、この信号のレジスター宣言を追加します。