記事 ID: 000078961 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

HPS を使用して Arria V または Cyclone V SoC デバイスでFPGA・ファブリックを設定する場合、DCLK ピンと DATA ピンはどのように接続すべきですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    HPS を介してArria® V SoC またはCyclone® V SoC デバイスをコンフィグレーションする場合、コンフィグレーション DATA ピンは未接続のまま残すことができます。DCLK ピンは未接続のままにしないでください。このピンがデバイスの初期化に使用されていない場合、VCCPGM または GND のいずれかに接続する必要があります。

    解決方法

     

    関連製品

    本記事の適用対象: 5 製品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。