記事 ID: 000078958 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/02/19

PCI Express のハード IP 向けソフト・リセット・コントローラーを使用する場合、npor のリセット・ピン位置を選択するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

npor に独自のリセット ピン位置を使用するには、まず、PCI Express® のハード IP のインスタンス化で hip_hard_reset_hwtcl パラメーターが 0 に設定されていることを確認し、ソフト リセット コントローラーを使用していることを確認します。

.hip_hard_reset_hwtcl (0),

npor ポートをハード IP リセット信号として使用するには、以下のようにファイルを編集します。

altpcie_sv_hip_128bit_atom.v - Stratix® V 用

altpcie_av_hip_128bit_atom.v - Arria® V および Cyclone® V 用

変更元:

.pinperstn(pin_perst)

宛先：

.pinperstn((USE_HARD_RESET == 0)?1'b1 : pin_perst)

これで、npor信号の任意のリセットピン位置を選択できます。

解決方法

今後のリリースでこれを修正する予定はありません。

関連製品

本記事の適用対象: 13 製品

Stratix® V GX FPGA
Arria® V GX FPGA
Cyclone® V GT FPGA
Stratix® V GS FPGA
Arria® V GT FPGA
Stratix® V GT FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。