記事 ID: 000078939 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

シミュレーション・エラー: 不正な結果

環境

    インテル® Quartus® II サブスクリプション・エディション
    変換
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

入力が N ビット幅として定義される場合、許容される入力範囲は -2N ~ 1 1 ~ 2N – 1 です 。入力値が -2 N~ 1の場合、HDL 出力は不正であり、MATLAB シミュレーション結果と一致しません。この問題は、すべての構成に影響を与えています。デザインはコンパイルされますが、不正な結果が生じます。

解決方法

入力信号に -2 N という値が含まれていると想定される場合 – 1では、FFT の前にブロックを追加する必要があります。 値のマッピング –2N – 1 ~ –2N – 1 1。

この問題は、FFT MegaCore の今後のバージョンで修正される予定です。 関数。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。